Memory Optimizations for Packet Classification Algorithms in FPGA

موضوع انگلیسی : Memory Optimizations for Packet Classification Algorithms in FPGA

موضوع فارسی : بهینه سازی حافظه برای دسته بندی الگوریتم ها در FPGA

رشته : کامپیوتر
قیمت : 12000 تومان
تعداد صفحه انگلیسی : 4
تعداد صفحه فارسی : 12
دانلود مقاله اصلی

چکیده- الگوریتم های دسته بندی بسته به طور گسترده ای در دستگاه های امنیت شبکه مورد استفاده قرار گرفتند. همزمان که سرعت اینترنت در حال افزایش است، نیاز برای سرعت سخت افزار تقسیم بندی بسته در FPGA ها یا ASIC ها در حال افزایش است. امروزه، سخت افزار در ساختار داده های وسیع می توانند به سرعت چند گیگ برسند که نمی توانند متناسب با حافظه باشند. daما روش های جدید برای کاهش اندازه داده ها برای ساختار تجزیه با هزینه اضافی فرایند لوله کشی با مقدار کمی از منابع پیشنهاد می کنیم. این کاهش به طور قابل توجهی مخارج کلی داده شده توسط ماهیت ضرب دکارتی قوانین دسته بندی را کاهش می دهد. بنابراین، ساختار داده ها تا 10 درصد به طور میانگین به هم فشرده می شوند. زمانی که نسبت فشردگی به دست آورده می شود، حافظه سریع می تواند برای ذخیره ساختار داده ها مورد استفاده قرار بگیرد و طراحی سخت افزار می تواند ترافیک شبکه را در سرعت بالاتر پردازش کند.